[반도체공학]웨이퍼의 종류

Wafer의 종류

1. wafer 구분

1) 실리콘 기반 : 연마wafer, 에피wafer, SOI wafer, 초평편도 고성능 wafer, 박막/후막wafer

2) 비실리콘 기반 : 저마늄wafer, 석영wafer ,사파이어wafer 등

2. 쓰임새별 wafer

1) 프라임(prime) 웨이퍼 : 생산에 실질적으로 투입되는 웨이퍼

2) 테스트(test) 웨이퍼 : 프라임 웨이퍼를 Fab라인에 투입하기 전에 공정라인의 이상 유무를 미리 점검하는 웨이퍼 (Fab Line : 생산 라인)

3) 더미(Dummy) 웨이퍼 : 공정에 프라임 웨이퍼와 같이 투입되기는 하지만 프라임 웨이퍼를 보호하다가 제거되는 웨이퍼

 

3  실리콘 기반 wafer

1) 연마 wafer

① wafer 제조 과정

투입 원료 입장에서 본 연마웨이퍼의 제조 흐름

실리콘 웨이퍼 중 가장 보편적으로 사용하는 웨이퍼로서 완성된 연마웨이퍼는 한 쪽 면 만을 연마한 것과 양면을 연마한 것으로 나뉘는데, 직경 12인치 이상부터는 단면 보다는 양면 연마 웨이퍼가 주로 쓰이고 있다.

 

2) 에피 wafer (epitaxial wafer = epi wafer)

반도체 성능이 좋아짐에 따라 연마 웨이퍼는 한계를 뛰어 넘어야 할 필요성이 대두됨에 따라 에피텍셜 wafer 가 고안되었다. 하부층 과 동일한 결정격자 방향으로 정렬시키면서 상부층 으로 초고순도 단결정을 쌓아 올리는 방식을 에피텍셜 성장 이라 부르는데 성장 시키려고 하는 Base층의 표면에는 격자 결이 맞는 원자층을 쌓아 올려야 하는데, 다양한 방식이 적용된다.

에피텍셜 wafer는 연마 wafer 보다 조금 더 발전된 wafer 로서 일반 공정에 추가 공정을 거친 웨이퍼 이다. 추가 공정에서 연마 wafer 기판 위에 약 100㎛ 이하의 매우 얇은 두께로 고순도로 실리콘층을 증착시킨 층입니다. 에피 공정시 기판이 녹아서는 안 되므로 실리콘의 용융온도(약 섭시 1,440℃)보다는 낮은 온도로 진행해야 한다. 기판층(단결정 substrate) 위에 증착층(단결정 layer)이 성장된 에피텍셜 wafer 는 연마 wafer 보다 고가 이지만, 제품 불량이 적어 가성 비가 좋은 wafer이고 반도체 공정 수를 줄일수 있다는 장점이 있다.

 

3) SOI(Silicon on Insulator) wafer

3개 층으로 형성된 SOI wafer 단면

실리콘 단결정층을 산화막 위에 형성한 SOI(Silicon On Insulator) wafer 로써 많이 사용되지는 않지만 일부 높은 성능이 핑요할 때, 혹은 낮은 power와 발열을 적게 할 핑요가 있을 때 COMS를 이용해 한정적으로 적용되기도 한다.

전체 층은 위에서부터 소자층, 절연층, 주실리콘 기판층인 3개 Layer로 구성되어 있다. 상부층에 배치되는 소자입장에서 보면, 중간에 있는 절연층으로 인해 하부층의 영향이 완전히 차단되도록 하는 것이 필요한데 그래서 가운데 층 두께는 1㎛정도의 매우 얇은 층으로 전기가 흐르지 못하도록 절연막 으로 형성되어 있다. 하부층 두께는 절연층 대비 100배에서 600배 정도로 유지한다.

 

4) 박막 wafer

처음부터 얇은 두께의 wafer가 필요하거나 일반적은 두께의 wafer를 재생시킬 필요가 있을 경우, lapping이나 grinding을 하여 wafer 두께를 50～80㎛ 정도로 감소시킨다. 이때 wafer 전체 부피 중에서 3분의1 혹은 8분의1 정도의 많은 실리콘을 없애는데 wafer의 상층부 실리콘을 제거하는 경우에는 래핑(lapping)방식을 사용하고,밑면의 실리콘을 제거할 경우는 주로 그라인딩(grinding)방식을 사용한다. wafer의 두께가 너무 앏으면 쉽게 파손되므로 이를 방지하기 위하여 Destress공정을 진행해주어야 한다.

 

4. 비실리콘 기반 wafer

1) 저마늄(게르마늄) wafer

① wafer 제조 과정

지층 정제 중에 고순도 게르마늄을 얻는다

↓

czochralski process를 통해 원소를 게르마늄 결정체로 변환한다.

↓

결정은 절단, 연삭 및 ethcing process를 통해 웨이퍼로 제조한다.

↓

Ge wafer를 세정하고 검사한다

저마늄(게르마늄) wafer는 기계적으로 강하고 무게가 적게 나간다. 독특한 전기적 특성 덕분에 수많은 응용 분야에서 사용되는데 예로 우주 태양 전지, 지상파 태양 전지(CPV),센서,적외선 광학, 고휘도 LED 및 기타 많은 반도체 응용제품 등이 있다.

 

2) 석영 wafer

석영 단결정은 열수 합성을 통해 형성되며 HaOH로 채워진 용기에 석영 조각을 넣는다. 석영은 약 20℃ 의 온도에서 결정화 된다. 400℃ 및 용기의 바닥에서 분쇄된 석영보다 약간 낮은 온도를 갖는 석영 seed crystal에서 포화된 NaOH 용액으로부터 1000-1500 bar의 압력을 준다. 제작 시간이 오래걸린다.

 

3) 사파이어 wafer

사파이어 단결정을 직경별로 절단,연마하여 LED용 GaN Epi 공정에 적합하도록 만들어진 기판으로서 가공 수준에 따라 LED칩의 광효율에 영향을 미치는 핵심 소재이다. TV 및 각종 모바일 기기의 BLU, 전광판, 신호등, 자동차 조명 등에 사용된다.

 

Wafer의 결정방향에 따른 종류

실리콘 wafer의 표면의 상태는 전기적 상태를 결정하는데 상당한 영향을 미친다. [100] 방향을 가지면 화학적으로 비교적 안정하고, [111] 방향이면 화학적으로 활성도가 비교적 높다. 따라서 [100] 방향의 표면에 대한 공정이 [111] 방향의 표면을 가진 wafer에 비하여 더디게 진행되지만 전기적인 특성이 비교적 오랫동안 변하지 않는다. [110] 방향의 실리콘 wafer 특성은 그 중간쯤이다.

실리콘 wafer의 표면의 상태는 [100] 나 [111] 상태를 주로 사용하며 [110] 방향은 거의 사용되지 않는다. 결정 방향을 표시하기 위하여 단결정 웨이퍼는 흔히 웨이퍼의 방향과 도핑을 표시하기 위해 ‘flat’를 가진다. 가장 널리 사용되는 규격(standard)은 SEMI 규격이다.

① secondary flat이 primary flat과 이루는 각이 180°면, 그 웨이퍼는 n-형 <100>

② secondary flat이 90° 좌 혹은 우측이면, 그 웨이퍼는 p-형 <100>.

③ secondary flat이 좌 혹은 우측에서 45° 위쪽이면, 그 웨이퍼는 n-형 <111>

④ secondary flat이 없으면, 그 웨이퍼는 p-형 <111>

1. 밀러 지수(Miller index)

① 일반적으로 (abc) 면은 x, y, z축을 각각 1/a, 1/b, 1/c 격자상수에서 교차

② 입방체 구조에서 결정 방향 [abc]는 (abc) 면에 수직

 

2. 전자가 [100]방향으로 운동한다면, 전자는 (100)면에 수직한 방향, 즉 x축을 따라 움직인다.

 

3. 밀러 지수 결정방법

① 주어진 면이 좌표축 중심을 지날 경우, 적절한 평행이동을 통해 새로운 좌표축을 만든다.

② 각 좌표축과 면을 격자상수로 표시

③ 구해진 격자상수의 역수를 취한다. (면과 평행한 축 : 무한대로 가정하여 0으로 계산)

④ 세 값의 공통인수를 곱하거나 나누어 최소정수로 만든다.

⑤ 정수 지수를 표준기호로 표시 (hkl)

 

PEDOT : PSS

PEDOT : PSA 또는 폴리(3,4-에틸렌 다이 옥시티오프게인)폴리스티렌은 두개의 ionomer를 혼합한 중합체이다다. 이 혼합물의 한 성분은 완전 연소된 폴리스티렌 술포네이트 나트륨으로 이루어져 있다. 술포닐기의 일부는 제산제가 함유되어 있으며, 음성으로 충전되어 있습니다. 다른 구성 요소 폴리(3,4-에틸렌 다이 옥시타이오펜) 또는 PEDOT는 복합 중합체로, 양전하가 포함되어 있으며, 폴리 에틸렌에 기반을 두고 있습니다. 충전된 거대 분자가 함께 거대 분자를 형성한다

PEDOT : PSS 는 고전도성 고분자 중 가장 대표적인 물질로서, 전기 전도도와 광투과도가 우수하고, 뛰어난 유연성을 가지고 있다. 또한 ITO에 비해서 가격이 저렴하고 용액공정이 가능하기 때문에, ITO의 대체전극으로서 큰 각광을 받고 있다. 그리고 PEDOT : PSS는 polystyrene sulfonate(PSS)를 전하균형을 맞춰주는 template으로 사용해서 3,4-ethylenedioxythiophene (EDOT)을 산화 중합 하는 방법으로 제조된다. 일반적인 순수 PEDOT : PSS는 1 S/cm 이하의 낮은 전기 전도도를 가지고 있지만, 5.0 eV 정도의 높은 일함수 때문에, 유기전자소자의 홀 주입/추출을 돕는 홀이동층으로 널리 사용되고 있다. PEDOT : PSS에 극성 용매인 ethylene glycol, glycerol,dimethyl sulfoxide 를 첨가하면 PEDOT : PSS의 전기 전도도는 400～900S/cm 이상으로 크게 증가한다. 따라서 이러한 높은 전기 전도도를 가진 PEDOT : PSS는 유기 전자소자의 투명전극으로서 사용되고 있고, 실제로 ITO 투명전극에 버금가는 소자의 특성이 보고되고 있다. 

PEDOT : PSS

ITO

ITO는 Indium-Tin Oxide(인-주석 산화물)의 줄인 말로 투명하면서 전기가 통한다. 모든 디스플레이에서 필요한 것이 아니라 매트릭스 방식으로 구동되는 PDP, LCD 등의 얇고 편평한 디스플레이에 사용된다.

매트릭스 구동방식은 기본적으로 다수의 가로전극과 다수의 세로전극을 모기장처럼 배치하고 가로 몇 번째 세로 몇 번째 전극에 신호를 주어 그 위치의 셀이 발광하도록 하는 원리인데, 이 전극들이 불투명하면 전극 사이에서 발생하는 빛이 전극에 가려서 외부에서 잘 안보이게 되기 때문에 투명한 전극이 필요한 것이다. 특히 요즘 시판되는 PDP는 모두 상판 유리에 전극이 나란히 있고 그 뒤에서 발광이 일어나는 방식인데, 만일 전극이 불투명하다면 대부분의 빛이 전극에 가려서 나오지 못한다.

지금까지 개발된 재료 중에는 ITO가 가장 투명하면서 전기도 잘 통하고 생산성도 좋기 때문에 이것을 투명전극의 재료로 사용한다. 한마디로, 매트릭스 구동 디스플레이에 사용되는 투명전극의 재료가 ITO이다. 투명전극은 비저항이 1×10-3Ω/cm이하, 면저항이 103Ω/sq이하로 전기전도성이 우수하고 380에서 780㎚의 가시광선 영역에서의 투과율이 80%이상이라는 두 가지 성질을 만족시키는 박막이다.

기존의 평판디스플레이의 경우, 금속 산화물 투명전극이 진공 공정을 통해 도포된 유리기판상의 각 화소를 포토리소그래피 공정으로 제조된 박막트랜지스터(TFT : thin film transistor)로 제어함으로써 화상을 구현한다. 디스플레이용 전극은 박막트랜지스터를 이루는 게이트, 소스, 드레인의 세개의 단자 전극과 이들을 드라이버와 연결하는 배선전극 및 이미지를 구현하는 화소전극으로 구성된다.